硅芯科技：3D IC不是2D加个维度，是“量变到质变”的EDA无人区

当摩尔定律逐渐逼近物理极限，先进封装和3D堆叠正在成为延续芯片性能提升的关键路径。据市场研究机构预测，全球2.5D与3D IC封装市场预计2026年将达到124亿美元，到2034年有望增至330亿美元。Chiplet市场同样高速增长，预计2026年规模将达653亿美元。

然而，市场热度的另一面是技术难度的急剧攀升。2D芯片设计时代积累的EDA工具和方法学，在三维堆叠场景下面临着重构的压力。正是在这一背景下，成立于2022年12月的硅芯科技，试图在3D IC EDA这个“无人区”中走出一条差异化的道路。

在近期举行的ICDIA创芯展上，珠海硅芯科技有限公司创始人兼总经理赵毅明确指出，“增加一个垂直维度，直接导致的就是解空间爆炸式增长，这就是量变产生质变。”

这个判断指向的，是3D IC对EDA工具提出的根本性挑战。

3D布局布线：从“量变”到“质变”

“韬定律发布以后，正好映射出3D的布局布线到底跟2D有什么样的区别。”赵毅在回答与非网记者提问时，首先区分了“量变导致质变”和“本质上的质变”两个层面。

量变导致质变，体现在解空间的爆炸式增长。赵毅举例，“当有1万个模块做平面布局布线时，排列组合找最优位置解已经很多。但如果三维垂直堆叠，两层之间可以到1万多个TSV，光是增加这些硅穿孔去排列组合找最优位置解，就是天文数字。”

更复杂的是“逻辑折叠”——将同一个电路模块拆分到不同芯片层上。“首先是一拆二，难道不能一拆四？这就好比折纸，本质是划分颗粒度。当总设计有三层时，还要牵扯组合问题——到底分几个Part？Part 1和Part 2放到哪一层？”

“当你有1万个模块都能这样划分，解空间增加了几个数量级。看起来叫量变，以前可能是1亿个解，现在可能是1亿亿个解。这就意味着底层算法要发生彻头彻尾的改变。”

本质上的质变更具颠覆性。赵毅指出，当模块被拆分到不同层时，“不同die大概率不会用同样的工艺”——计算模块可能采用7纳米、I/O模块可能采用10纳米，不同制程实现后再做连接，“布局布线就不适宜再求逻辑解了，它引入了物理属性进来。”

“以前单颗SoC内部，不可能听说过一个SoC有不同制程的。但在三维堆叠中完全改变了。”

第二个质变在于“最优路径”的定义。“一般来讲，最优路径就是找最短互连路径。可是三维堆叠时，层与层之间的器件会产生影响，互连线又会影响到旁边的晶体管。不能只看最短距离了——这段路径最短，但影响到旁边的电源线性能，要怎么权衡？这段路径要用TSV，TSV会对旁边的晶体管产生影响，要怎么选择？”

“韬定律里面所提到的最优路径，一定是多目标协同最优路径。这个讲起来简单，但对整个算法的本质、方法学的本质，包括布局布线的求解器，都是另外一个层次的概念。”

从DTCO到STCO：仿真前移与跨尺度挑战

设计方法学的变革同样深刻。赵毅指出，传统单芯片设计遵循DTCO（设计与工艺协同优化）方法论，而三维堆叠要求转向STCO（系统-设计与工艺协同优化）。

“仿真工具不像以前那样，做完设计、画完版图再来跑各种仿真——信号、电源、热仿真。这样做已经行不通了。因为会面临超级多的回调。仿真要越前移越好。”

但仿真前移带来了新问题，赵毅表示，“越到前面信息越少。架构规划时布局都还没有，怎么知道将来真实的走线？就算找到预估方法，能用高精度仿真引擎去做吗？那不是浪费时间吗？前移意味着要做快仿，快仿就意味着要改仿真引擎。”

多物理场仿真的挑战更为突出。“从求解器层面，麦克斯韦方程是求电磁的，偏微分方程是求热传导的——底层数学算法都不一样。以前仿真引擎有各自合适的场景，现在要统一处理，难度巨大。”

跨尺度问题则是三维堆叠中的“更大的难题”。“芯片内部要仿，堆叠起来以后还要跟衬底、基板、PCB互联。芯片内部精度要求更高，多层堆叠的互联线、混合键合的VR仿真起来都很难。更别说从die内到die外、die到die了。”

赵毅指出的解决思路，“第一，肯定是要混合尺度仿真；第二，将来必然要引入人工智能的方式。”

全流程平台与AI赋能

硅芯科技的核心产品是自研的3Sheng Integration Platform，集成五大核心中心：系统级架构设计、物理实现、Multi-die测试容错、分析仿真、多Chiplet验证。据公司介绍，该平台是国内少数拥有全流程堆叠芯片设计工具链的EDA平台。

“我们的特点在于工具链覆盖范围比较广，从架构到物理设计，到仿真验证，甚至可测性设计DFT。”赵毅表示，“每个环节的数据在我们自己的数据底座里面、在我们的工具平台内就可以打通。”

在AI赋能方面，硅芯科技推出了面向2.5D/3D异构集成设计的专用AI Agent平台——Chips Z。“通过AI Agent的方式去自动迭代选用设计算法，通过不断的案例学习使工具更好地工程落地。”

赵毅解释了AI在3D IC EDA中的必要性，“新设计方法中会遇到多代的迭代流程，新工具真正工程化落地时缺少工程化积累，这里AI可以帮助自动迭代和寻优。”

客户生态与差异化优势

在产品落地方面，赵毅列举了多类客户群体，“很多想做存算芯片的企业一定会走上3D堆叠——3D DRAM多层堆叠跟存算IC设计公司，他们迫切需要一套全新的工具链。”

“端侧算力芯片对算力和空间有需求，不得不走向3D堆叠。有做CPU的在CPU die上面加3D DRAM，有做专用端侧影像处理的把NPU跟3D DRAM结合。还有DPU跟3D DRAM结合，为了超高带宽，在HBM还没有办法叠到逻辑die上去的时候，他们选择把3D DRAM放到DPU上面。”

关于公司的差异化优势，赵毅总结为三点，“第一，我们的研究始于2008年，做了很长的Know-how积累和技术转化，产品本身有壁垒，而且覆盖板块还比较多；第二，STCO需要端到端优化，如果每个环节的点工具是不同家的——架构用A家、布局布线用B家、仿真用C家——没有办法真正做到闭环耦合。只是打通流程远远不够，需要从代码层面深入耦合每一个环节；第三，当别人还没有凑足工具链的时候，我们已经跟很多工艺厂和堆叠芯片设计公司开展了合作，这种先发优势是另一种意义的门槛。”

结语

从2008年开始研究堆叠芯片技术，到2022年正式成立公司，硅芯科技在3D IC EDA这条赛道上深耕了十余年。在2.5D/3D先进封装从“可选项”变为“必选项”的产业拐点上，这家初创企业试图用一套从架构到验证的全流程工具链，回答一个核心问题：当芯片从二维走向三维，EDA工具该如何重构？

量变到质变的解空间爆炸、多物理场耦合的仿真前移、跨尺度跨制程的协同优化——三维堆叠带来的挑战远非“在2D工具上改一改”可以解决。硅芯科技选择的路径是：从底层算法重构出发，以全流程覆盖和环节间的深度耦合构建壁垒，并通过AI Agent平台加速工程化落地。

“3D IC EDA相当于一座桥梁。”赵毅这样定义。在先进封装工艺与芯片设计之间，在系统架构与物理实现之间，在仿真验证与可测性设计之间——这座桥能否真正打通产业的各个环节，决定了硅芯科技能从“先发”走向“领先”的距离。