711
2015年，苹果推出首款可穿戴设备Apple Watch，这不仅是对传统手表的颠覆，也是第一次引领业界将智能创新的目光投向手机之外。要在体积受限的设备中实现强大、丰富的智能化功能绝非易事，苹果的秘诀主要是强悍的S1芯片。根据苹果官网指出，S1相当于在单一芯片中集成了整个电脑架构，包括应用处理器、面板显示、Wi-Fi、NFC、电源管理等多个子系统在内，通过堆叠交错的SiP技术进行了封装集成。而在此之前，还没有任何传统电脑架构能够整合在手表大小的尺寸中，可以说，这是一次创举，也是封装技术第一次在芯片整合的舞台上大放异彩。
技术发展到今天，在5G、AI、物联网等推动下，我们触手可及的智能产品种类越来越多、功能也更加强大，同时也使巨量的、多种多样的数据涌入网络，对芯片算力提出了更高的要求。在摩尔定律不断接近物理极限的现实面前，如何应对复杂计算需求的成倍增加？芯片算力提升还有哪些驱动力？作为芯片制造后道环节的封装技术，特别是先进封装技术的变革，引发了产业界越来越多的关注。
本期《与非观察》，特邀Intel中国研究院院长宋继强、Cadence公司中国区技术支持总监王辉、SiP技术专家/IEEE高级会员李扬、创道投资咨询合伙人步日欣，共同探讨先进封装的发展趋势，以及它如何在异构集成时代助推算力腾飞，成为创新的催化剂。
发展先进封装的必要性是什么？
Intel中国研究院院长宋继强：
先进封装是对未来更多样化的算力需求和可用的技术种类之间实现权衡的一个非常好的方式，是由算力的爆发式增长，以及技术本身可以供给的能力共同推动发展的。
随着AI渗入到各个领域，5G的覆盖范围不断延伸，越来越多的设备接入网络，产生的数据种类也多种多样。当大量的数据进入系统中，就需要新的处理方法，也需要更快的处理速度。传统的、单一的计算架构不再适用，需要引入更多的计算种类，比如异构计算，Intel的xPU战略就是通过结合CPU、GPU、FPGA或ASIC等去满足不同的计算需求。
要提供更高的算力密度，未必只有CMOS微缩一条路，事实上还有很多办法，比如2.5D/3D异构集成、更有效的算法的硬件实现、更新的器件种类等。就异构集成而言，它有助于快速实现更多种类的算力目标。因为已有的很多不同工艺节点上的芯片是被验证和测试过的，面对日益增多的各种算力需求，各种不同种类设备的功耗、体积、尺寸需求，要快速达到产品目标，可以通过异构封装技术，把很多已有的芯片快速整合起来，通过先进封装实现多种技术组合，满足所需的功耗、体积、性能要求。
Cadence公司中国区技术支持总监王辉：
先进封装主要有三方面推动因素：首先是市场需求决定的。智能手机超薄的设计需求，带来了INFO的需求；人工智能的发展，带来了大量的算力需求，使得2.5D/3D封装技术迎来发展。
第二，后摩尔时代（More Moore）发展所需。摩尔定律从提出至今已有56年，业界基本按照这个规律在发展。但是，随着芯片工艺走向7纳米、5纳米、3纳米甚至更超前，整个产业都觉得物理极限在逼近。我们如何继续发展摩尔定律？先进封装是当前一个最佳选择。
第三，成本需求促使先进封装发展。如何平衡先进节点下芯片的性能、功耗与面积（PPA），是芯片设计与制造的挑战。追逐先进的节点不太适用于所有应用，因为并不是每个产业都能像移动设备一样达到万亿级的市场规模，从而实现规模经济效应，所以先进封装才是目前较为合适的选择。
SiP技术专家/IEEE高级会员李扬：
电子系统的集成主要分为三个层次：芯片上的集成、封装内的集成、PCB板级集成，这三种集成方式的发展历史如下：
PCB集成和芯片中的集成诞生较早，而封装内的集成是在封装技术发展了约40年才开始的。芯片中的集成目前已经趋于极致（5nm~3nm），PCB中的集成由于受封装尺寸和引脚制约，多年也没有太大进展。
目前，封装内的集成发展空间巨大、灵活度最高，典型的代表就是SiP和先进封装技术。先进封装能够非常有效地提高封装内部集成的工作密度，所以现阶段，先进封装有很大的发展空间。
创道投资咨询合伙人步日欣:
先进封装的驱动力其实也对应于摩尔定律的主要驱动力：高性能、低成本、高集成度，因为业界始终在追求更高的性能、更低的成本、更高的算力密度。
半导体产业一个非常大的转折点要来临了，而这个“来临”对先进封装来说可能是一个大时代。因为摩尔定律是存在物理和经济上的瓶颈的，晶圆制造的工艺节点不可能无限制地往下延伸，而且到现在为止，每个晶体管的成本其实已经越来越高了。如果摩尔定律有一天真的难以为继，头部晶圆厂将会面临一个什么样的状态？等到有一天所有晶圆厂的技术、能力都趋同的时候，整个半导体晶圆制造产业可能会陷入“内卷”状态。
现在，推动先进封装最主要的市场力量就是晶圆厂，包括英特尔、台积电、中芯国际等，都在积极布局先进封装领域的新工艺，来保持自身技术的领先性，以在即将到来的新时代提高竞争力。从投资和产业发展角度，技术代表着先进生产力，代表着竞争力，是对产业追求更高性能封装技术的驱动力。
现在发展先进封装是好时机吗？
Cadence公司中国区技术支持总监王辉：
先进制程带来物理极限的逼近，而先进技术的应用，是由需求来带动的。人工智能公司的兴起，带来了算力的要求，也提出了对各种各样新技术的需求，如HBM、DDR5、GDDR6、112G Serdes等。先进封装也是同样的发展逻辑，在传统封装无法满足需求的情况下，先进封装成为必然选择。
其次，芯片已经成为国家战略布局的重点，而封装又是其中的重要环节。我国在封装技术方面，不论是技术还是人才储备，都已经达到了一定的程度，先进封装发展到今天，正是需要技术突破的时候，在芯片封装上发力，能够获得很大的发展。
Intel中国研究院院长宋继强：
各种各样的需求都在把先进封装推到台前，是真正结合了“天时地利人和”的条件。
从“天时”角度来说，需求在倒逼先进封装进入应用。以两个趋势为例，一是小型化、轻薄化；另外一个是计算中心要求更高密度、更多类型的算力。
从小型化、轻薄化趋势来看，典型的代表就是笔记本电脑，我们希望主板的尺寸更小，同时功耗更低。那么也就需要把以前可能是分散在板级的多个芯片整合进去，包括计算芯片、存储芯片、I/O芯片等。这就要求先进封装技术一定要突破，不止是2.5D，甚至要达到3D。
另一方面，全球都在进行数字化转型，特别是疫情以来，许多事情都在依赖网络、依赖信息化。那么，底层的基础设施就需要成倍甚至呈数量级别的增加。但是，不能因为计算需求的增多，机房就越建越大、功耗越来越高，所以对于高性能计算的数据中心，同样需要通过先进封装技术把多种芯片封装到一起。比如把至强、独立显卡GPU加HBM进行封装，可以在板级就实现了超级计算机的功能，这就是充分地利用了先进封装技术。
从“地利”来说，要讲讲中国的优势。中国市场是公认的市场大、需求多，整个半导体产业的供应链大部分也在这里，而且成本和人员优势也很明显。所以在中国能够快速把很多技术投入应用，运用到一些产品中去测试，有很多细分的产业分别测试不同的封装类型，这是非常好的“地利”优势。
“人和”方面，最近在一些不同的圈子里，不管是学术圈、产业圈，不管是fabless设计公司还是IDM公司，大家都认同异构整合、异构集成会是未来的发展趋势。当一个产业满足了“天时地利人和”的条件后，这个产业没有道理不腾飞。
创道投资咨询合伙人步日欣:
去年的数据显示，中国市场涉及先进封装的营收占比只有25%，而国际水平约为40%-50%。从营收占比来看，国内市场还有很大的发展空间，不过，对于发展先进封装，国内各方面其实已有共识。产业界、政府机构、投资机构等都非常关注，而一个产业只要引起了各方关注，一定会高速成长。
5月14日，国家科技体制改革和创新体系建设领导小组第十八次会议召开，讨论了后摩尔时代的集成电路潜在颠覆性技术。资本市场将其解读为未来要大力发展先进封装、异构集成等能够缓解摩尔定律失效的关键技术。
因为国际各种形势的变动，全球多个国家都把重心放在科技发展方面，半导体成了重中之重。不光我国在大力发展，欧洲、美国、日本、韩国都在重点布局半导体产业竞争力。下一步，先进封装、异构集成将成为这些国家重点发力的领域。因此从政治、经济、需求角度来看，先进封装都迎来了一个非常大的发展时机。
SiP技术专家/IEEE高级会员李扬：
目前发展先进封装是最佳时机。先进封装是封装技术发展的高级阶段，但先进封装的发展历史本身比较短，大约不到10年的时间，发展空间比较大。以往板级集成、芯片内集成都是在二维平面，而先进封装一个特别大的优势是它可以进行三维堆叠。早先是大芯片、小芯片进行键合，现在是芯片和芯片直接通过硅通孔上下互连，这种垂直的互连对功能密度的提升非常明显。这也是为什么现在HBM、HMC等先进封装技术，尤其在高性能计算领域应用较多，原因就是它能在有限的空间内集成更多的功能单元。
以前先进封装属于封装厂的范畴，但是现在从Foundry到OSAT到系统厂商，对先进封装和SiP的关注度都很高，这也有利于它的进一步发展。
如何破解先进封装的应用障碍？
Intel中国研究院院长宋继强：
先进封装现在所处的风口，有点像2015、2016年，深度学习火起来的时候，业界对其用途、用法当时正处于摸索初期。先进封装是一个复杂的技术领域，具体应用涉及多种问题，比如2.5D/3D堆叠设计中线的连接、干扰、散热等问题。特别是现在这个领域刚开始发展，对原有的设计流程、设计工具、仿真工具等都带来挑战。对于传统封装来说，芯片的前端、后端设计可以分离，但是越先进的封装，特别是到了3D封装，前后端设计要紧密耦合，这对于设计流程、设计人员的能力要求很高，这些都是技术层面要跨过的门槛。
此外，发展先进封装也需要新的产业规范，这是国际国内都需要做的顶层设计。比如Intel现在参与了CHIPS联盟，也提出了一些接口标准，比如AIB等，希望定义一些让产业界多个公司的芯片能够互连、能够测试的接口，这是各公司要一起努力推动的，Intel只是其中一个角色。
Cadence公司中国区技术支持总监王辉：
业界对于先进封装不妨采取“大胆尝试，小心验证”的态度。首先根据需求出发，找到目前传统封装所不能解决的问题，同时分析先进封装能带来的优势。
在采用先进封装的前提下，要小心验证新技术，因为先进封装的引入，线宽和线间距都变得非常小，所以模型的提取、系统的验证非常关键。Cadence正是看到在系统设计及系统仿真上的问题，提出了智能系统设计的概念。开发出一系列针对先讲封装的仿真及设计技术，例如Clarity全波电磁场仿真工具，传统工具面对先进封装需要几天到一周的时间去提取模型，而Clarity比传统的工具快6-10X。同时还有热分析工具等，来解决新的挑战。先进封装不是一个孤立环节就能做到的，要跟产业链多个环节沟通交流，才能更好地满足应用需求。
创道投资咨询合伙人步日欣:
先进封装是未来，但不是“万能钥匙”。不是所有芯片都要追求高精尖技术。例如在传统行业应用中的车规级、工业级、军规级芯片，对算力、对小巧化的需求往往并没有很高，追求的是产品的稳定性和一致性，所以这些产品更需要成熟、稳定的工艺。
如果确实需要用到先进封装，也要结合性价比、使用场景来综合评估。目前先进封装的成本并不低，因此引入之前必须评估产品的利润空间是不是允许。评估是否采用先进封装，要注重结合产品特性，考虑性价比、适用场景等问题。
SiP技术专家/IEEE高级会员李扬：
在先进封装时代，要更加注重协同设计。在芯片设计后期进行引脚定义时，需要多个芯片之间协同定义，这和先进封装设计有一定的重合。在芯片设计后端，没有完全定型时先进封装就开始设计了，这就存在协同设计、数据交换，甚至封装和后期板级也会有一定的协同设计需要。
在进行先进封装设计时要注重两点：
第一，因为先进封装是多个芯片集成在一起的，所以对KGD（Known Good Die）的要求会更高。有时难免有一些芯片是有缺陷的，而它可能会影响整个先进封装系统的有效性，这是在实际项目中出现过的问题。因此，进行先进封装设计一定要慎重，比单芯片要求必须更严格。
第二，先进封装中很多芯片在内部进行了互连，这些信号在封装外部很难测到，不像传统封装，引脚可以引到外部进行测试。因此先进封装设计中，为关键信号留出测试通道非常重要，否则出了问题无法探测，可能会造成项目失败。
下一个十年，先进封装如何助力创新？
创道投资咨询合伙人步日欣:
智能汽车被称作是“轮子上的数据中心”，而先进封装/异构集成就是数据中心的一个轮子。随着万物互联的到来，所有设备的智能化，对算力的需求会大大增加，并且边缘计算的发展，带动了边缘侧、端侧的算力提升。在未来，算力将会成为整个IT基础设施不可缺少的一部分，是一种能力、是一种商品、是一种像自来水一样必不可少的能力。
从应用角度来看，未来有更为丰富多彩的应用。例如最近比较火的元宇宙，就是一个建立在数据之上的虚拟空间，而它对算力的需求也是必不可少的。就算力的角度来看，先进封装能够带来很多新的体验，未来也将会是各种各样丰富多彩的技术集成。
Cadence公司中国区技术支持总监王辉：
疫情带来的影响是深远的，也改变了原有的工作、生活方式，网络会议就是一个非常典型的例子。那么，在未来如何实现身临其境的带入感，应该是很好的发展方向；再比如，有助于实现远程办公的技术等……总之未来会有更多的应用场景，这才能带来产业的发展。就像智能手机给产业带来的机会一样，未来的想象空间还很大。当然，这些都需要数据安全有效的传输，也离不开芯片，离不开基础半导体技术带来的更多创新。
SiP技术专家/IEEE高级会员李扬：
十年前，芯片可能还是90nm、45nm占主流，当时摩尔定律还没有面临现在的挑战。下一个十年，将是先进封装承担重任的时期，业界也要用发展的眼光和新的观点来看待技术的更迭。以往衡量芯片性能往往看单位面积内的晶体管数量，而先进封装则可能需要从空间角度去衡量功能单元的数量。
下一个十年，先进封装的发展机会将更多，去满足算力的提升要求。先进封装的集成度会越来越高，在芯片和芯片之间实现更快的运算速度。
Intel中国研究院院长宋继强：
摩尔定律是对于晶体管微缩、以及相应的经济效益的一个预测，它始终以不同的方式在向前演进。下一个十年，半导体工艺制程还将继续向前发展，到了3nm阶段，如何达到更好的良率？一定要多种技术组合起来，包括新的器件、异构封装/3D封装，大幅降低计算复杂度的算法、新的算法和对应的硬件加速器等等。只有将这些综合起来，才能达到一定体积下的功能密度和计算密度，同时还要兼顾性价比和具体的应用需求。
现在各行各业都在进行数字化转型，而根基还是半导体，未来的设备还是硅基设备，方方面面都可以用到先进封装，这是目前可以看到的发展路径，也需要产业界的通力合作。
下载ECAD模型
