芯耀
与非AI
335
AI需求爆发，半导体行业迎来激烈角逐。一颗顶级AI芯片，既需要把晶体管推向物理极限，也需要将不同功能的芯片高效整合在一起。前者依赖先进制程，后者仰仗先进封装。这两条技术路线，如今同时成为各大厂商争夺的焦点，也正重新划定半导体行业的竞争格局。
一｜先进制程：四强争霸
当前，全球先进制程（2nm及以下）的竞争主要集中在四家厂商：台积电、英特尔、三星电子，以及日本后起之秀Rapidus。四家企业在技术路线、量产时间与资本投入上各有策略，形成“四强争霸”的格局。
台积电保持着稳健且领先的步伐，其2纳米（N2）制程已于2025年底量产，2026年产能将提升至每月8万片，苹果已预订过半产能用于iPhone 18系列芯片。1.4纳米（A14）计划2028年量产——台积电在2025年4月举办的北美技术论坛上正式公布了A14技术，截至目前开发进展顺利，良率表现优于预期，与N2相比在相同功耗下性能提升15%，或在相同速度下功耗降低30%。1纳米以下亚纳米制程则计划2029年试产，初期月产能目标5000片。2026年4月，台积电公布了A13工艺，相比A14节省6%芯片面积，设计规则完全向下兼容，预计2029年投产。
此外，针对外界关于台积电不投入高数值孔径极紫外光（High-NA EUV）设备的传言，台积电董事长魏哲家在6月4日的股东会上表示公司早已购入多台设备用于研发，只是当前该设备生产成本偏高，台积电的策略是持续优化生产力并降低成本，待时机成熟再导入生产线。
英特尔方面，该公司CEO陈立武近期披露，18A（约1.8纳米）制程每月良率改善约7%，进度优于原定目标。14A（约1.4纳米）工艺节点计划于2028年启动风险试产，2029年实现规模化量产，与台积电A14时间轴相近。英特尔还规划了10A与7A，意图以更长线的路线图重建客户信心。资金层面，英特尔获得美国政府将CHIPS计划资金转为股权的支持，以及英伟达CEO黄仁勋承诺的50亿美元和软银孙正义的投资。
三星电子4纳米制程产能利用率显著改善，HBM4基底芯片需求推动4纳米产线订单锁定至2027年。2纳米制程方面，据2026年4月媒体报道，三星2nm GAA工艺良率虽然目前距离稳定量产仍有一定差距，但改善速度相当惊人，从2025年下半年的约20%迅速拉升至50%中段。此外，三星美国德州泰勒市的新建2纳米晶圆厂计划2026年下半年量产，初期月产能目标5万片。此外，三星未来还将研发与量产1纳米制程，有望采用“叉片（Forksheet）”架构，通过在纳米片之间加入绝缘层，进一步缩短晶体管间距，提升晶体管密度，同时改善功耗和性能。
日本Rapidus公司计划在2027财年下半年（即2027年10月左右）启动2nm制程大规模量产，初期月产能6000片，一年后提升至约2.5万片。截至2026年5月，Rapidus已完成2nm GAA晶体管原型制造，验证了基本电气特性。对于衔接2nm和1nm的1.4nm节点，Rapidus计划在2026年内开始全面开发，目标2029年量产。
资金方面，日本政府已成为Rapidus的绝对资金支柱——2026年6月，日本经济产业省宣布向Rapidus追加出资1500亿日元，用于2nm量产设备投资及1.4nm研发，累计出资总额已高达2.6万亿日元，日本政府还计划到2027年度前投入约2.9万亿日元。
二｜先进封装：从配角变主角
过去，封装被视为芯片制造的“后端工序”，技术含量相对较低。但在AI时代，封装直接决定了算力、带宽和能效的上限，一跃成为与制程同等重要的战略高地。目前，活跃在先进封装领域的主要玩家包括台积电、英特尔等晶圆代工厂，以及日月光、安靠等传统封测巨头。
台积电今年4月对外公布了多项封装路线图。当前主力CoWoS技术已从基础版演进至5.5倍掩模版尺寸，并规划2028年生产14倍掩模版尺寸的CoWoS，可整合约10个大型运算芯粒和20个HBM堆叠；2029年将推出大于14倍掩模版尺寸的版本以及40倍掩模版尺寸的SoW-X系统级晶圆技术。台积电的SoIC 3D芯片堆叠技术也将于2029年与A14平台同步投产，芯粒间I/O密度是N2技术的1.8倍。此外，其紧凑型通用光子引擎（COUPE）的共封装光学（CPO）解决方案预计2026年量产，相比传统可插拔方案可提供2倍能效并减少90%延迟。
英特尔则在加速推进玻璃基板的商业化进程。据2026年5月媒体消息，英特尔计划改造其位于新墨西哥州里奥兰乔工厂，将其打造为全球首个玻璃基板量产基地。今年1月，英特尔展出了首款EMIB与玻璃核心基板整合的样品，封装尺寸达78×77毫米。目前玻璃基板技术仍主要停留在Chandler厂区的试验线，而里奥兰乔则直接瞄准量产。供应链人士指出，英特尔已与亚马逊AWS、思科等建立先进封装服务合作，并与谷歌、微软、英伟达、苹果和特斯拉洽谈合作可能性。
三星方面，在2026年台北国际电脑展上，三星展出了全球首款第八代高带宽存储芯片HBM5原型，同步发布自研HPB铜基散热方案。HBM5采用2nm GAA工艺生产底层基础芯片，全系列导入混合键合（Hybrid Bonding）无凸点芯片直连技术，预计2028年实现商业化量产。此外，三星正研发多堆叠扇出型晶圆级封装（FOWLP）技术，目标是在移动终端设备上实现大容量、高带宽HBM落地，以支持高性能端侧AI应用。三星还重启了此前延后的半导体研发与投资计划，将先进封装与基板布局列为重点方向，旨在构建覆盖芯片、内存、封装、基板与系统整合的全栈技术能力。
日月光则宣布开发出业界首条自动化310mm×310mm面板级封装生产线，预计2027年上半年投产。该技术显著提升可用面积，提高单片芯片数量和材料利用率，支持AI、高性能计算等应用的高密度集成需求。公司2026年资本支出大幅上修至85亿美元，较年初计划的70亿美元大幅增加20%以上。此次上调主要源于AI封装需求强劲，公司需扩大晶圆测试产能。日月光还与PCB大厂楠梓电合作建设先进封装厂房，聚焦扇出型封装及FCBGA技术。
安靠科技同样动作频频。该公司与AMD达成合作，将为AMD芯片产品提供封装代工服务。安靠计划在美国亚利桑那州皮奥里亚市建设先进封装和测试园区，总投资70亿美元，首座工厂预计2027年中期竣工，2028年初投产。安靠与台积电展开深度合作，将在亚利桑那州工厂应用台积电的部分先进封装工艺。
三｜晶圆代工巨头的先进封装棋局
业界指出，晶圆代工厂商正在先进封装领域持续发力，背后有多重原因。
首先，随着芯片制程接近物理极限，单纯依靠缩小晶体管尺寸提升性能的难度和成本剧增，先进封装通过高密度互连和异构集成，有效解决“存储墙”“功耗墙”等问题，成为延续摩尔定律价值的关键路径。
其次，AI、高性能计算等应用对算力和带宽的需求近乎无止境，客户需要定制化的、模块化的芯片设计方案，先进封装允许代工厂灵活组合不同制程和功能的芯粒，满足多样化需求。
第三，布局封装使代工厂实现从制造到封测的垂直整合，减少对外部封测厂商的依赖，增强产业链控制力和产品质量把控，同时获取更高附加值。
在AI时代，先进封装技术主要围绕2.5D封装、3D封装和异质整合三大方向。2.5D封装通过硅中介层或局部硅桥，将逻辑芯片与HBM等芯片平放在同一基板上互连，代表技术包括台积电的CoWoS（已成为AI GPU/ASIC的事实标准）、英特尔的EMIB（采用局部硅桥，成本与设计灵活性更具优势）以及三星的I-Cube。3D封装则通过TSV或混合键合将芯片垂直堆叠，代表技术有台积电的SoIC、英特尔的Foveros以及三星的X-Cube。
三大厂商的战略路径各有侧重。台积电以CoWoS占据绝对主导，并加速向CoPoS（面板级封装）和SoIC演进。当前CoWoS产能极度紧缺，仅英伟达一家就占用超一半产能。为应对瓶颈，台积电正推进CoPoS，以310×310mm矩形面板取代圆形晶圆，“化圆为方”大幅提升面积利用率与产能效率，预计2027年末完成客户验证。
英特尔则以EMIB和Foveros为双核心技术支柱，EMIB无需完整中介层，在成本上比CoWoS更具优势；新一代EMIB-T技术首次整合TSV，支持4个运算芯片与最多12个HBM5的大规模整合。英特尔将先进封装与晶圆代工深度捆绑，目标2030年成为全球第二大晶圆代工厂。
三星则发挥其同时掌握HBM内存、逻辑制程和封装的“三件套”垂直整合优势，以I-Cube和X-Cube等开放方案向外部客户提供服务。
在AI需求的持续推动下，先进封装领域正加快探索下一代技术路径：面板级封装通过矩形基板提升面积利用率和产能效率；玻璃基板因其更低损耗、更高集成度和抗翘曲特性，被视为下一代封装基板的重要方向；共封装光学（CPO）将光引擎与计算芯片同封装，降低功耗与延迟；Chiplet互连统一标准UCIe兼容多家代工厂方案，有望推动开放异构集成生态的形成。
结 语
AI带来的算力需求正深刻改变半导体产业的技术重心，台积电、英特尔、三星等代工厂不仅在前端制程上激烈竞争，更在后端封装领域加速布局，从CoWoS到面板级封装，从硅基板到玻璃基板，从电互连到光互连，技术路线百花齐放。未来，先进制程与先进封装的协同优化将是芯片性能持续提升的关键。
