良率_良率资讯

整线方案破局先进封装：迈为科技如何用“晶圆重构+混合键合”卡位后摩尔时代

先进封装正在成为后摩尔时代半导体产业变革的核心引擎。随着AI算力、智能驾驶、高性能计算等应用对芯片集成度的要求不断攀升，传统的有机基板和硅中介层在成本、性能、翘曲控制等方面逐渐逼近物理极限。玻璃基板、混合键合、晶圆重构、芯粒异质集成等新技术路线加速从实验室走向产线。与此同时，本土封装设备厂商也在这一轮技术迭代中快速崛起——从过去的单点设备仿制，到如今提供整线解决方案、掌握核心零部件、与客户协同工艺

高扬

4464

06/02 13:34

先进封装混合键合

多重曝光给良率挖了多少坑？从麒麟9020看国产芯片如何硬扛

芯片良率是半导体行业的核心经济指标，决定新技术能否商业化。良率损失源于工艺偏差、设计限制和生产随机缺陷。泊松模型揭示了芯片面积增大导致良率指数级下降的现象。多重曝光技术虽提高分辨率，但也增加了良率损失。芯片架构设计直接影响缺陷容错能力，重复并行架构优于高耦合单片架构。3nm时代，传统降缺陷方法已达瓶颈，未来需依赖架构容错、芯粒异构和预测性测试提升良率。尽管多重曝光对良率有影响，但通过合理设计仍能达到较高良率水平。

歪睿老哥

3782

04/14 23:27

国产芯片良率

10.5nm！中安半导体重磅发布ZP8，国产光学颗粒检测迈入“10nm灵敏度时代”

中安半导体在SEMICON 2026发布新品晶圆缺陷检测设备ZP8及全流程解决方案，展现国产半导体量检测设备的实力。ZP8成功实现5nm灵敏度，打破灵敏度极限，具备先进节点检测能力和量产稳定性。同时，中安半导体的WGT300系列晶圆几何量测设备形成全流程覆盖能力，解决3D集成与硅片制造中的关键问题。

夏珍

6771

04/08 14:19

与非观察半导体设备

10.5nm！中安半导体重磅发布ZP8，国产光学颗粒检测迈入“10nm灵敏度时代”

硅芯科技：3D堆叠先进封装需要怎样的EDA工具

随着集成电路设计复杂度的不断提升和终端应用对性能、功耗、尺寸等多方面要求的日益严苛，传统的2D封装技术已经难以满足市场的需求。根据IDC在2025年初发布的数据，当前主流芯片的晶体管密度增长已经明显放缓，从2022年到2024年，7nm工艺节点的晶体管密度仅提升了约8%。这一现象表明摩尔定律正面临严峻挑战。在此背景下，芯片3D堆叠封装技术应运而生，成为半导体技术发展的新里程碑。芯片3D堆叠封装，

高扬

3066

2025/07/21

集成电路 eda

三星2nm良率6个月内将提至70%

三星电子的晶圆代工部门过去几年在5纳米（纳米，十亿分之一米）和3纳米制程上屡屡受阻，如今正全力投入将于今年下半年开始的、明年将引领先进芯片市场的2纳米制程。据悉，三星电子计划在年内将2纳米制程的良率提升至70%，以吸引大客户。三星电子的晶圆代工部门每季度都录得数万亿韩元的亏损，更糟糕的是，其位于德克萨斯州泰勒的工厂明年还必须重新投入运营。如果目前处于低开工率困境的晶圆代工部门，即使在美国建立新的

芯片说 IC TIME

936

2025/07/08

三星电子 2nm工艺

芯片，遇到难题

semiengineering的文章指出，由于复杂性不断上升，芯片制造从单片芯片转向多芯片组件，需要进行更多次迭代，以及定制化程度不断提高导致设计和验证更加耗时，首次流片的成功率正在急剧下降。从西门子提供的数据看，半导体行业首次流片的成功率已经达到了历史低点。此外，随着2nm的到来，先进制程工艺下的芯片良率也很难提高。

半导体产业纵横

2139

2025/05/15

芯片行业良率

良率提升20%！国产8吋可视化SiC电阻炉亮相！

10月26日，据“证券时报”消息，晶升股份已成功研发了可视化的8英寸电阻法SiC单晶炉，晶体良率可提升20%以上，目前该设备已在客户端通过验证。据悉，晶升股份研发的8英寸电阻法碳化硅单晶炉能够使碳化硅晶体生长过程变得“可视”，从而降低了研发成本，并为8英寸衬底的量产提供了设备基础。

行家说三代半

930

2024/10/29

碳化硅良率

为何晶圆厂里的女性禁止化妆？揭秘这背后隐藏的良率杀手！

这段时间看到了太多的 Intel 的负面新闻，没想到曾经高不可攀的芯片巨头竟然要裁员15000人。我顿时不由自主地想起了很多年前遇到的一位Intel 负责人，她是不是也被裁员了呢？为什么对她的记忆如此深刻，因为我以前遇到的厂商担当都是男性，而她却是唯一的女性，而且她和普通日本职业女性不一样，她从不化妆。女性为什么不化妆！也许有她自身的一部分原因。但在这个化妆“邪术”盛行的时代里，不化妆的女性确实引人侧目。

芯智讯

681

2024/10/25

晶圆晶圆厂

3nm良率仅20-30%，三星组建团队加紧优化

围绕三星电子系统 LSI 部门的旗舰产品 Exynos 的担忧正在加深。尽管三星对自己的业绩不落后于高通、联发科等竞争对手感到自豪，但也有人预测，如果良率低、发热等长期问题得不到解决，就连代工部门的业绩也会恶化。

芯片说 IC TIME

536

2024/10/12

三星电子良率

如何理解晶圆制造的良率（Yield）

在晶圆制造中，良率的管理和提升是一个复杂而持续的过程，需要在工艺、设计、材料、设备等多个方面进行综合的优化和管理。通过数据的分析、持续改进的策略、客户协同的优化，最终实现良率的最大化，提高产品质量和产线效率。

老虎说芯

2920

2024/08/27

晶圆制造良率

晶圆Fab厂YE工程师常见面试问题

良率提升工程师（Yield Engineer，简称YE）的核心任务是提升晶圆良率和保证产品的可靠性，是个综合能力要求比较高的岗位。以下整理了5个层面的面试问题：半导体制造流程、数据分析、故障诊断与解决、团队协作与沟通、以及对新技术和趋势的理解。

老虎说芯

5052

2024/08/12

芯片工程师良率

普迪飞CEO：半导体产业的最终赢家将是那些能够为世界服务的人

从历史维度看，全球半导体市场离不开一个词—周期。美国半导体行业协会（SIA）最新发布的数据显示，全球半导体2023年销售总额为5268亿美元，与2022年5741亿美元的总额相比下降了8.2%。虽然SIA同时预测，2024年全球半导体产业将迎来一波上涨行情，但从目前全球科技产业的发展态势看，这种回暖至少要到2024年下半年才有可能出现。毫无疑问，当前，我们踩在了周期底部。普迪飞（PDF Solu

高扬

740

2024/03/29

半导体产业 eda

数据洞察+数据前瞻，普迪飞如何夯实“良率改善专家”地位？

提到Exensio，它是普迪飞推出的一个半导体大数据分析平台，该平台包括致力于让IDM、Foundry和Fabless能够实现产品良率快速提升并尽快实现批量生产的端到端分析平台Manufacturing Analytics（M-A）；为IDM和Fabless提供测试数据连接、管控与分析的模块Test Operations；帮助IDM、Foundry和封装厂进行故障检测和分类以识别、诊断和预防设备与工厂级别的问题的模块Process Control；以及在先进的封装和PCB组装中提供单个器件级别遵循SEMI E142的可追溯性，并且不需要任何电子标识签，帮助客户在整个产品生命周期内实现前馈控制和反馈失效分析的模块Assembly Analytics。

夏珍

2260

2024/03/24

与非观察良率