速显微电子发布雷神架构与天衡GPGPU，端侧算力迎来“生态兼容”新玩家

2026年7月25日，速显微电子在天津总部新址举办发布会，正式推出面向下一代AI与异构计算的雷神统一计算架构（TUCA），以及首款面向具身智能场景的GPGPU SoC芯片“天衡1100”（TH1100）。

这家成立逾十年、此前极少对外发声的国产GPU公司，第一次站到聚光灯下。

十年路线，从车规MCU到具身智能GPGPU

速显微电子由项天博士与王攀博士于2015年创立，两人是中科大2005级本科同学，2014年博士毕业后即投身GPU创业。

图 | 2017年，项天（左二）、王攀（左三）和速显微电子其他初创团队成员一起；来源：速显微电子

“我在读博士的时候就很喜欢做GPU，但当时的GPU产业还不成熟，人才储备不足，市场端 GPU 仅作为游戏显卡使用，资本市场也难以理解通用 GPU 的长期价值。”速显微电子创始人，董事长兼CTO项天告诉与非网记者。

“2015年，物联网设备的人机交互界面出现液晶化、智能化的升级需求，其中汽车向新能源、智能网联化转型带来了关键契机，车辆机械仪表全面升级为液晶仪表盘，但行业缺少适配该场景的专用芯片。我们判断切入物联网GPU从汽车智能座舱液晶仪表开始具备三重优势，一是属于行业首创，赛道壁垒清晰；二是研发投入、市场进入难度远低于桌面级游戏GPU，有差异化的需求，且匹配我们的技术能力，落地可行性更高；三是市场处于新兴赛道，增长迅速，且容易从车规级产品普及到工业级、消费级市场。”

因此，速显微电子早期从汽车仪表场景切入，推出了全球首款集成GPU的车规MCU——GC9003于2019年量产，是国内第一款能跑3D图形的车规MCU，并且陆续推出了GC系列GC9002、GC9005还讲推出GC9004覆盖工业、汽车、家电、医疗、智能硬件等物联网场景渲染显示需求，目前累计出货超五百万颗，客户覆盖吉利、江淮、东风、陕汽、TCL等，为公司提供了稳定营收与全链条自研GPU IP的经验积累。

图 | 速显微电子大事记；来源：速显微电子

速显微电子联合创始人兼总经理王攀在采访中表示，公司技术路线始终是正向研发GPU IP。他将公司技术迭代打了比方——“渲染是一楼，AI是二楼”，速显微电子在2021至2022年完成渲染技术积累后，即启动了AI应用的GPGPU IP研发。此次发布的天衡TH系列，正是这一演进的自然产物。

TUCA架构兼容CUDA，开源降低迁移门槛

雷神统一计算架构（TUCA）是速显微电子自研的全栈异构计算平台，对标NVIDIA CUDA与AMD ROCm，覆盖编程接口、编译优化、运行时调度、加速库及生态适配五个层级。

图 | 速显微电子发布雷神统一计算架构TUCA；来源：速显微电子

项天指出，TUCA的核心设计目标是实现CUDA API的完整映射——开发者在CUDA生态中编写的代码、训练好的模型、调通的工具链，迁移至速显微电子芯片时无需重写，编译一次即可运行。

他在演讲中透露，工程团队为此投入了超过五年的时间，已完成cuBLAS、cuDNN、cuFFT等主流计算库的兼容适配，PyTorch与TensorFlow框架下的模型可直接部署。

对此，王攀直言，速显微电子的方案是国内目前兼容度做得最好的方案之一。

此外，根据公司产品介绍，TUCA核心组件规划采用了MIT License等宽松开源协议，支持二次开发与商用分发。

针对由此引发的“核心架构开源带来的利与弊”问题，项天的回答是：“生态是什么？生态就是人性，尽量去顺应人性。IC公司是服务业，开源才能更好地服务客户。”

100TOPS、128GB内存，TH1100瞄准边缘AI推理

TH1100是速显微电子首颗面向具身智能等边缘AI推理场景的GPGPU SoC，集成了6个自研SXGPU核心与8核Cortex-A55 CPU，同时集成ISP与安全加密引擎。其FP4稀疏算力达98.2 TOPS，FP16稠密算力为12.3 TFLOPS，支持FP32、FP16、FP8、INT8、INT4、FP4等多种精度。

图 | 速显微电子发布第一款GPGPU产品TH1100；来源：速显微电子

TH1100内存子系统最高支持128GB容量，带宽85.3GB/s，单芯片可承载35B-A3B参数级大语言模型的全量推理，同时满足长序列 KV Cache 和多任务并发的内存需求。以人形机器人场景搭载Qwen大模型为例，TH1100在INT4精度下能够实现约50毫秒每Token的推理延迟，这意味着可以实现非常流畅的实时对话和人机交互，不会出现可感知的延迟。

TH1100还支持 GDB 源码级 GPU 调试、Profiler 性能分析、SMI 系统调用接口，以及多任务并行计算和优先级抢占调度。接口方面，TH1100配备4路4-lane MIPI CSI、1路4-lane MIPI DSI及6路千兆以太网，支持Security Boot与硬件加密，适配机器人、工业检测、自动驾驶、智慧医疗等场景。

在产品策略上，项天透露，速显微电子采取的是“小算力先量产、大算力跟进”的节奏：

面向具身智能和智能医疗服务等场景，TH1100（100TOPS算力）2026年落地；
面向高性能机器人和自动驾驶域控等场景，对标Jetson Thor的TH1800（800TOPS算力）计划2027年底流片；
面向高端自动驾驶和一体机场景，对标RTX4090的TH24K0（4000TOPS算力）计划2028年量产。

技术特色是生态保守，器件激进

在技术路线上，速显微电子呈现出“两面性”：体系结构层面选择保守，坚持CUDA兼容，不增加开发者学习成本；但在半导体器件与工艺层面则较为激进。

对此，项天表示，在制程受限条件下，性能提升需转向器件与体系结构的深度协同优化，即从晶体管、互连等底层压缩信号时延，降低数据搬运能耗。

公司正在推进两项自研创新：一是以数字存算的设计方式将GPU IP标准单元里面的存储和计算融合设计，在IP内部实现数据搬运的减少；二是研发AI ROM技术，将大模型参数固化于GPU芯片内部ROM，目标将存储密度提升至HBM的一个数量级以上，从根本上降低端侧部署的存储成本并提高Token输出效率。

对此，王攀解释道：“行业长期存在存储墙瓶颈，大模型参数量庞大，对存储容量与数据搬运带宽要求极高，数据搬运开销极大。ROM并非新技术，本身读写速度优于DDR等存储方案，过往仅用于存放开机引导、故障恢复等小程序。我们的核心思路是把大模型权重参数视作AI芯片的‘超大启动固件’，将传统小容量ROM升级为大容量片上高密度ROM，与GPU做一体化设计，并兼容现有成熟制造工艺，这也是现阶段重点攻坚的研发方向。”

关于记者提出的ROM不能反复烧录，影响升级的弊端，王攀表示：“在实际应用中，芯片先完成流片，带AI ROM的GPU已经制造完成，ROM里没有数据。在具身智能厂家对应的终端需求明确时，客户会把确定的参数发给我们，用专门研发的EBL设备烧录在AI ROM里面提供给客户，下一个批次如果参数改变了可以再发给我们直接烧写一批新的芯片，模型是随时在GPU里面升级的，周期和成本远远低于重新设计流片一颗新的芯片。大部分场景的参数是伴随设备终生。这个方案的芯片会节省大量的HBM等高新能存储的成本，且有快一个数量级的token速率。对于参数有后绪升级需求的场景，在使用AI ROM方案的同时也会配上较小容量HBM存储变动的参数部分，使用中利用软件综合参数的变化。”

在此基础上，他进一步透露，下一代天衡芯片将实现单芯片部署DeepSeek-V4-Flash规模的大模型。