文章

• 自动售票机FPGA设计Verilog Quartus

  自动售票机FPGA设计Verilog代码工程源码下载，使用Quartus开发，支持1元、5元、10元投币和1元至4元票价选择。系统具备购票判断、找零、LED指示等功能，适用于FPGA课程设计和状态机控制项目。

  FPGA代码设计学习资料

  185

  13小时前

  verilog FPGA设计
• FPGA设计时，对外部输入时钟的约束

  本文介绍了在FPGA设计中对外部输入时钟的约束方法。详细解释了如何设置时钟周期为8ns，并使用1.000 ns（峰峰值）约束时钟抖动。此外，还提供了时序分析中不确定性的计算公式，强调了正确描述抖动的重要性。

  郝旭帅电子设计团队

  196

  13小时前

  FPGA设计
• 基于FPGA的压缩算法加速实现

  本设计实现了一个基于FPGA平台的Gzip压缩算法加速器，通过静态霍夫曼编码和Deflate算法对文件进行高效压缩。项目团队使用C语言实现算法并在Vivado HLS中综合，最终在Pynq-Z2上硬件实现。优化措施包括量化处理、流水线化和内联功能，显著提升了压缩速度。项目成功验证了压缩和解压缩功能的一致性和有效性，压缩比和吞吐率得到了显著改善。

  FPGA技术江湖

  164

  18小时前

  FPGA 算法

  
• 电子万年历FPGA 设计 Verilog Quartus

  一款基于FPGA的电子万年历系统，使用Verilog语言编写，适用于数字系统设计和Verilog时序逻辑学习。系统支持日期和时间显示切换，具备手动调整功能并附有详细的设计文档和仿真图。

  FPGA代码设计学习资料

  50

  21小时前

  verilog 万年历电路
• 执法记录仪低功耗计时方案：YSN8563 RTC芯片应用解析

  随着法治化进程加速，执法记录仪已成为公安、城管等执法领域的核心装备。但在一线实战中，执法记录仪普遍存在整机功耗偏高、续航不足、高低温环境计时漂移等计时痛点，容易导致音视频记录时间错乱、证据链失效。 针对以上行业痛点，YXC扬兴科技推出YSN8563低功耗RTC芯片，全面适配执法记录仪全场景需求，是保障执法记录时间精准可靠、实现设备低功耗长续航的关键。 一、YSN8563 核心参数一览 YSN856

  深圳扬兴科技有限公司

  392

  05/30 09:52

  RTC 时钟芯片

  
• 学FPGA千万别这样学！

  芯火平台提供FPGA入门到进阶的系统培训，涵盖理论、实战和就业辅导，配备专业答疑团队和技术导师，助学员掌握FPGA核心技术，并通过模拟面试提高求职竞争力。

  芯火平台

  267

  05/29 13:47

  FPGA
• 【FPGA 开发教程】基于 ALINX FPGA 开发板实现 USB3.2 高速通信（Z7-P+FL

  教程目的 基于 ALINX FPGA 开发板 与 FL2010 USB3.2 子卡 实现高速数据通信。 介绍子卡硬件特性、主控芯片功能、FMC 接口连接方式、数据传输模式，为后续基于 USB3.2 的实际应用开发提供基础。 FL2010 USB3.2 子卡 ALINX FL2010 子卡是 USB3.2 FMC 通信模块，与 ALINX FPGA 开发板配合使用，可实现 USB3.2 数据通信。

  ALINX 官方

  415

  05/29 08:58

  FPGA FMC
• 如何理解时域、s域和z域的联系？

  时域、s域和z域是信号处理与控制工程领域的基础概念，它们分别描述系统状态随时间的变化、模拟频率与衰减特性以及数字频率与稳定性。通过拉普拉斯变换和Z变换，可以将时域的微分方程转化为代数形式，便于分析和设计。双线性变换方法将模拟滤波器的s域传递函数转换为数字滤波器的z域传递函数，保留了低频部分的精度，但在高频处会产生频率扭曲。通过MATLAB代码实例展示了从s域到z域的转换过程，并分析了实际应用中的时域响应和频域响应。

  小灰灰的FPGA

  346

  05/28 14:34

  时域

  
• 当Vivado开始收过路费

  AMD宣布从Vivado 2026.1版本开始改变规则，引入五档授权模式，其中最低档BASIC版仅支持Windows，而付费版支持双平台，并取消了DFX部分重配置功能。这一举措引发FPGA开发者和社区的广泛关注和讨论，许多人表示不满并寻找替代方案，如Efinix和Lattice。尽管AMD强调此举是为了区分付费能力和培养忠实用户，但许多开发者担忧这会影响未来的生态系统和人才储备。

  土人观芯

  234

  05/28 13:38

  vivado
• FPGA入门 | Verilog到底是干什么的?

  扫码了解 FPGA 新班详情 芯火平台作为国家级集成电路人才培养基地，拥有高质量的授课师资、完善的课程内容体系、丰富的工程项目实践、95%以上的综合就业率，全面涵盖了理论讲解+岗位专业技能讲授+企业级项目实训+就业服务。

  芯火平台

  290

  05/28 13:32

  verilog

  
• 西门子PLC到底能不能带EtherCAT伺服？一个稳联网关解决了我三年通信兼容难题

  干了十年工业自动化，我踩过最大的坑，就是“协议兼容”。 2025年，我接手一个汽车配件焊装线的改造项目。甲方原有两条产线，一条是西门子S7-1500带PROFINET驱动器，另一条是后来新上的倍福方案，用的EtherCAT。现在要通过MES把两条线整合，上位用WinCC，PLC主站用一套S7-1500统一控制。但问题来了——新线上那6台EtherCAT伺服（雷赛DM3E系列）根本挂不上PROFIN

  稳联技术

  561

  05/27 08:52

  PROFINET
• CIC滤波器在FPGA中如何实现？

  CIC滤波器是一种高效且无乘法器的多速率信号处理方法，适用于FPGA实现。本文详细介绍了CIC滤波器的原理、结构、FPGA实现架构及关键设计技巧。通过合理的位宽计算和优化策略，可以在不影响性能的前提下减少资源消耗。

  小灰灰的FPGA

  227

  1评论

  05/26 13:23

  FPGA 滤波器

  
• 如何完成Modelsim se 2019.2 安装与配置？

  Modelsim 是Mentor Graphics公司推出的FPGA/ASIC仿真工具，支持多种硬件描述语言，广泛应用于数字逻辑电路的仿真与验证。本文介绍了其系统要求、安装流程、授权配置、环境变量设置及仿真器核心参数调整等内容，详细步骤清晰易懂，适合初学者快速上手。

  小灰灰的FPGA

  249

  1评论

  05/26 13:14

  FPGA ModelSim
• YXC恒温晶振：专业时频基准方案 赋能卫星通信系统应用

  随着低轨卫星、卫星互联网以及高吞吐量通信系统持续发展，卫星通信设备对于时频同步精度的要求正在不断提升。从卫星地面站、GNSS授时平台到微波传输链路，系统内部大量模块都需要稳定的参考时钟完成频率校准与同步控制。 尤其在时频基准模块中，参考时钟的稳定性将直接影响系统同步精度、载波稳定性以及长期运行可靠性。一旦时钟源出现频率漂移或相位噪声过高，就可能导致链路误码率增加、锁相不稳定，甚至影响整体通信质量。

  深圳扬兴科技有限公司

  296

  05/26 10:58

  卫星通信 恒温晶振

  
• 【黑金云课堂】FPGA技术教程Vitis开发：PS端DP接口解析

  DP 接口 核心参数：Xilinx DP 基于 VESA DisplayPort v1.2a，最大分辨率 4Kx2K @30 三大组成部分： 主链路（Main Link）：单向高带宽，低延迟，用于传输同步的数据流，比如非压缩的视频和音频数据。可以由 1，2 或 4 个 lane 组成。每个 lane 支持 1.62Gbps，2.7Gbps, 5.4Gbps 三种速率。 辅助通道（AUX Chann

  ALINX 官方

  328

  05/25 15:11

  FPGA DP
• AERIS-10开源相控阵雷达系统

  AERIS-10 是一款开源低成本相控阵雷达系统，工作于 X 波段（10.5 GHz），采用脉冲线性调频体制，旨在打破传统雷达技术壁垒并推动其普及。系统分为 AERIS-10N 和 AERIS-10E 两个版本，分别适合近程和远程探测需求。硬件架构包括电源管理、频率合成、主控、信号处理和天线阵列模块。信号处理流程从波形发射到目标航迹输出，涉及 DAC、混频器、相移器、FPGA 等组件。核心技术规格涵盖了工作频率、最大作用距离、天线形式、扫描范围和输出功率等方面。

  小灰灰的FPGA

  652

  05/25 14:14

  相控阵雷达
• 虚拟FPGA开发板，更适合学习verilog的第一步

  虚拟FPGA开发板是一款面向初学者的低成本、易用的开发工具，适用于数字电路、Verilog/SystemVerilog编程学习。它通过模拟实际硬件，使用户能够直接在电脑上观察和交互LED灯、拨码开关、按键、数码管、串口、VGA显示器等外设的效果，从而简化学习曲线并提高学习效率。特别适合于课堂教学、随时练习和降低试错成本，同时也降低了硬件采购和维护的成本。

  FPGA代码设计学习资料

  269

  05/25 13:01

  FPGA开发板

  
• 智能显示屏时钟方案推荐：YXC多路时钟发生器确保画面同步进行

  从医疗影像诊断到工业人机界面（HMI），再到高端电子竞技屏，显示屏技术正全面向4K/8K超高清及120Hz/144Hz高刷新率普及。高清高刷场景下图像数据吞吐量大幅提升，想要实现数据实时稳定传输，像素时钟、链路符号时钟等显示接口时钟的时序性能至关重要。 随着LVDS、HDMI、DP等主流显示接口传输速率不断提高，时钟信号抖动在高速串行链路中可能会被显著放大，导致显示画面撕裂/错位、信号失锁、EMI

  深圳扬兴科技有限公司

  414

  05/23 10:31

  电竞显示器 医疗仪器

  
• 【黑金云课堂】FPGA技术教程Linux开发：电压温度检测/USB/eMMC

  一、电压温度 AD 检测（SYSMON/XADC） 核心模块 XADC：7 系列 / Zynq-7000 片上 ADC，12 位，监控芯片温度、核心电压，支持外部模拟采集。 SYSMON：UltraScale/UltraScale+（Zynq MPSoc）片上监控，分 PS SYSMON（仅 PS 监控）与 PL SYSMON（PL 监控 + 外部采集）。 Linux 读取方法 路径：/sys/b

  ALINX 官方

  249

  05/23 10:12
• FPGA中时钟之间的关系

  本文介绍了FPGA中的时钟关系分类，主要包括相关时钟和非相关时钟。相关时钟具有可预测的相位关系和固定频率比，如同频同相、同频不同相、整数倍和有理数倍时钟。非相关时钟则相反，相位关系不可预测，需要使用CDC电路进行同步。文章详细解释了各种时钟关系的特点及其CDC策略。

  郝旭帅电子设计团队

  220

  05/22 15:15

  FPGA 时钟

正在努力加载...