文章

• 从AI agent到EDA Plus，硅芯科技的“芯”探索

  近期，半导体产业界围绕“τ定律”（韬定律）展开热议。与摩尔定律聚焦晶体管密度每18个月翻倍不同，τ定律更强调在系统层面通过时间维度的微缩——即芯片内数据传输与处理的时间延迟优化——来持续提升整体性能。而实现这一目标的关键路径之一，正是2.5D、3D等先进封装技术。通过将不同工艺、不同功能的芯粒（Chiplet）在垂直或水平方向紧密集成，芯片可以在不依赖极致制程微缩的情况下，获得更高的带宽、更低的延

  高扬

  374

  15小时前

  eda 先进封装

  
• 谷歌I/O暗藏重磅联手，为何选中这家端侧AI芯片龙头？

  谷歌I/O大会宣布晶晨半导体成为Google Home Gemini built-in项目的指定系统集成商，双方合作有望推动端侧AI芯片在智能家居领域的广泛应用。晶晨半导体凭借其成熟的全链路技术体系和丰富的应用场景，已在智能电视、机顶盒、智能家居摄像头等领域占据领先地位。此次合作不仅为晶晨半导体带来谷歌的背书和长期订单，也为谷歌补齐了高性价比端侧AI芯片及落地能力。随着智能家居市场的快速发展，晶晨半导体将继续受益于全屋智能与端侧AI行业的红利。

  芯东西

  345

  06/01 23:25

  AI芯片 端侧AI
• AI芯片 “国考” 发榜：9款芯片拿到 “国家队入场券”

  2026年5月26日，国家级“安全可靠测评”首次公布AI芯片榜单，7家厂商、9款产品成功“上岸”，拿到进入党政、金融、能源等核心领域的“国字号通行证”。这标志着国产AI芯片正式进入“白名单时代”，成为信创领域的重要组成部分。

  智能计算芯世界

  411

  06/01 23:15

  AI芯片
• 从800VDC到GPU，英诺赛科加入英伟达新生态链

  英伟达公布最新800VDC系统合作名单，英诺赛科成为国内唯一入选企业。英诺赛科与英伟达合作深化，加入NVIDIA MGX™生态系统，推动全GaN电源转换技术，支持下一代高密度AI电源系统。GaN技术因其低导通电阻、低栅极电荷等优势，成为AI供电的关键技术。英诺赛科提出三级转换方案，实现从800VDC到GPU核心电压的高效转换，助力AI基础设施发展。

  行家说三代半

  577

  06/01 22:36

  GPU 英伟达
• 握 5 座晶圆厂，比亚迪会 “抛弃” 三安光电吗？

  比亚迪宣布推出中国首款4nm车规级智驾芯片璇玑A3并自建5座晶圆厂，引发市场对是否全面脱离三安光电的猜测。实际上，比亚迪自研芯片主要是为了供应链安全和技术控制，而非完全替代外部供应商。双方在SiC碳化硅功率芯片上有一定重叠，但三安光电在该领域的技术和规模上具有明显优势。从成本和产能角度看，三安光电更具竞争力。因此，比亚迪与三安光电的合作模式将继续保持，各自专注不同领域，形成互利共生的关系。

  未来产链

  1475

  06/01 18:35

  智能驾驶芯片
• 比亚迪璇玑A3 拆解：车企开始争夺AI芯片定义权

  比亚迪发布中国首款4nm智驾芯片璇玑A3，打破了中国智能汽车行业仅少数新势力有能力自研芯片的认知。尽管存在质疑，但比亚迪的自研能力仍受到关注。此外，比亚迪选择台积电代工的可能性更大，采用N4C工艺，强调架构的重要性，特别是针对稀疏数据的处理。未来，更多车企将加入自研芯片的行列，争夺下一代计算范式的主导权。

  汽车之心

  948

  06/01 13:23

  AI芯片 智能驾驶芯片

  
• 芯片物理设计中memory沟道预留宽度计算方法

  在芯片数字后端物理设计中，Memory阵列间布线沟道宽度是Floorplan阶段的核心难题，需综合考虑布线需求、工艺规则、电源完整性、信号质量等因素进行优化。沟道宽度设计的核心逻辑为按需预留、余量兜底、规则合规，计算公式为：Channel Width = (有效待布线引脚数 / 可用垂直布线层数 / Track利用率) × 金属层Pitch + 冗余布线间距。设计还需匹配金属层特性，并满足DRC合规性、工艺DFM要求及供电完整性。完整设计流程应采用“预估算-布局验证-迭代优化”模式，以实现布线、时序、功耗、面积的最优平衡。

  志芯

  307

  06/01 11:35

  芯片设计 布局布线

  
• IC面试知识系列篇：数字芯片流程

  本文介绍了数字IC面试知识系列篇——数字芯片流程，涵盖了需求分析、功能架构设计、RTL编码、功能仿真验证、逻辑综合、STA静态时序分析、形式验证、后端流程等内容，并简述了整个芯片设计过程，从需求分析到物理版图验证再到晶圆制作。

  芯之路

  275

  06/01 11:29

  芯片设计 数字芯片

  
• “韬（τ）定律” 真正的战场，在未来5-8年内

  华为提出的“韬（τ）定律”挑战摩尔定律，主张用时间常数替代几何尺寸，重新定义芯片性能。此定律适用于当前摩尔定律接近物理极限的情况，强调工程优化而非单纯微缩晶体管栅极。华为希望通过这一新标准推动行业规则变革，尤其是在中国大陆面临摩尔定律瓶颈和技术封锁的背景下，通过逻辑折叠等技术探索新的发展道路。

  芯谋研究

  324

  06/01 11:17

  华为 韬定律

  
• 从“画图工具”到“超级智能体”：芯片设计正经历一场百年一遇的变革

  本文探讨了EDA技术在半导体行业的最新进展，特别是EDA 4.0时代的到来及其对设计流程的影响。文章介绍了Synopsys、Cadence、Siemens EDA、华大九天、芯和半导体、硅芯科技等EDA厂商在人工智能驱动的自动化工具方面的创新，如AgentEngineer、ChipStack和Fuse EDA AI平台。同时，文章讨论了先进封装技术和芯片设计瀑布流方法论的重要性，强调了PPACt指标在芯片设计中的作用。最后，文章展望了AI在芯片设计中的潜在影响，提出了未来芯片设计的新方向。

  半导体产业研究

  632

  05/29 13:32

  芯片设计 智能体

  
• 从“封装缩放定律”到“韬定律”，先进封装主导地位凸显

  智能体与生成式AI大模型的爆发，带来算力需求的指数级增长。然而，以微缩晶体管尺寸为核心的摩尔定律，正在面临物理极限与经济效益的双重挑战，难以满足AI算力对芯片性能的需求。今日启幕的“未来半导体生态大会·半导体封装测试暨玻璃基板生态展”上，让《中国电子报》记者深刻体会到：先进封装已经成为提升芯片系统性能的主导力量，无论是“广义摩尔定律”“封装缩放定律”还是华为近期提出的“韬(τ)定律”，都在凸显先进封装的技术价值与协同效应。

  中国电子报

  699

  05/29 11:16

  先进封装 韬定律

  
• 英伟达最新AI服务器拆解：GPU占比降低，这些芯片机会正在爆发

  摩根士丹利报告揭示，英伟达新一代AI服务器VR200 NVL72的成本大幅上升，特别是内存、PCB、MLCC等部件价格上涨明显。其中，内存涨幅最大，达到435%；PCB涨幅为233%；MLCC涨幅为182%。尽管GPU和CPU单价上涨，但在整机成本中的占比有所下降。这些变化反映了AI服务器生态系统中其他组件的重要性日益增强，预示着未来更多元器件公司将从中获益。

  芯世相

  2634

  05/28 21:57

  AI芯片 AI服务器
• 采购高通ASIC芯片外，字节都向谁买芯片？

  字节跳动与高通达成AI芯片供应协议，预计采购数百万颗高通ASIC芯片；同时，字节跳动还计划采购英伟达H200芯片及其他国产芯片，如寒武纪、华为昇腾、海光等。字节跳动自研芯片业务始于2020年，目前已组建近千人团队，涉及AI芯片、CPU、VPU、DPU四大核心板块，与公司核心业务紧密绑定。

  芯之路

  1069

  05/28 17:50

  AI芯片 ASIC
• 沧海芯片：在视频领域，轻松拿捏AMD/Intel/NVIDIA

  腾讯自研芯片沧海在视频编解码领域取得重大突破，包揽MSU硬件视频编码大赛多个核心指标第一，大幅超越竞争对手。沧海芯片通过全链路软硬件协同，解决了传统方案在画质、体积和成本之间的妥协难题。最新推出的沧海V2芯片不仅支持多种编码标准，还具备更高的压缩率和集成化的多功能能力，展现出强大的性能和灵活性。这一成果标志着国产芯片在视频编解码领域的显著进步，并为未来国产芯片在全球市场的竞争奠定了坚实基础。

  智能计算芯世界

  439

  05/28 14:18

  沧海芯片

  
• 芯片设计：同步预取FIFO代码

  在芯片设计中，FIFO（先进先出队列）是一个非常经典且重要的模块，主要用来存储数据、跨时钟域同步、打拍等。FIFO内部的数据存储结构可以使用寄存器（ff触发器）或者SRAM来搭建。

  芯片架构笔记

  337

  05/28 13:17

  芯片设计 fifo

  
• 差点把它当沸腾体划走，看完何庭波演讲才懂：Logic Folding才是真比肩摩尔定律

  逻辑折叠（Logic Folding）是一种新的集成电路设计技术，通过将逻辑电路堆叠在二维硅片之上，显著提高了晶体管密度和减少了延迟。该技术利用水平布线层（Metal）作为互联层，实现多层硅片的高效互联，从而超越摩尔定律和FinFET技术的局限。逻辑折叠不仅提升了晶体管密度，还能降低信号传输的电阻和电容负载，有望在未来十年内引领集成电路的发展方向。

  歪睿老哥

  1083

  05/28 00:13

  逻辑电路
• 韬定律背后：华为如何用系统论重写规则

  华为发布半导体新原则“韬定律”，提出芯片层的“主心骨”概念，旨在通过系统论思维重建基础设施的层叠秩序。华为希望通过逻辑折叠、UnifiedBus、Hi-ONE和3D Folding等技术手段，优化芯片性能，并推动芯片与算力网的协同发展。

  科工力量

  753

  05/27 18:19

  韬定律
• 华为“韬定律”深度解读：后摩尔时代，真正被重估的不是“几纳米”，而是“系统时间”

  华为提出的“韬定律”是一种针对后摩尔时代系统级算力效率的方法论，旨在通过时间缩微来提升半导体性能而非单纯依赖尺寸缩小。该定律的核心在于优化晶体管、电路、芯片和系统各层级的时间常数，而非仅仅关注晶体管的尺寸。华为认为，随着先进制程受限和AI算力需求增长，传统的几何缩微已不再有效，取而代之的是通过时间缩微来提升整体性能。 韬定律不仅适用于芯片设计，还涵盖了封装、存储、互联、光I/O、系统软件等多个方面，强调了系统级协同的重要性。华为希望通过这种方法论推动半导体产业的发展，特别是在AI基础设施领域的进步。

  老虎说芯

  2074

  05/27 17:42

  AI算力 韬定律
• 摩尔定律“失灵”后，华为扔出一枚“韬定律”：芯片性能不再只靠“做小”，还可以“缩时”

  华为发布“韬定律”，提出不同于摩尔定律和黄氏定律的新半导体发展范式，聚焦信号传输速度、计算效率和系统运行流畅度，已在华为产品体系中成功实施，并计划至2031年实现高端芯片性能密度突破。此战略为中国半导体产业提供了新的发展方向和技术话语基础。

  芯链团

  905

  05/27 17:13

  韬定律
• 韬定律为什么这么火？看完这篇你就全懂了！

  华为半导体业务部总裁何廷波在IEEE会议上提出了“韬定律”，即重新定义芯片更强的标准，而非单纯追求纳米制程。华为通过逻辑折叠技术实现了信号在芯片中的高速传输，从而提高芯片性能。华为已设计并量产了381款芯片，并将在秋季推出首款搭载逻辑折叠技术的手机芯片。华为的目标是到2031年基于韬定律的高端芯片达到等效1.4nm水平，这意味着华为能够摆脱对最先进的光刻机的依赖，开辟新的发展道路。这一消息引发半导体行业广泛关注，被认为是中国芯片产业的重大突破。

  芯之路

  913

  05/27 13:22

  韬定律

正在努力加载...